Section outline

  • INICIO

    Collapse all Expand all



    • Plan de Asignatura IS06D1 Arquitectura Hardware IS0611 - 2026-02 File

      Plan de Asignatura IS06D1 Arquitectura Hardware IS0611 - 2026-02

    • Acuerdo Pedagógico IS06D1 Arquitectura de Hardware IS0611 - 2026-02 File

      Acuerdo Pedagógico IS06D1 Arquitectura de Hardware IS0611 - 2026-02

    • Bibliografía URL

    • NOTA: para acceder a la Bibliografía se debe utilizar el correo institucional.

    • Software Simulador Proteus URL

      Software Simulador Proteus

      Perfil de Proteus VSM Design Suite

    • NOTA: para acceder a la Carpeta de Simulador Proteus se debe utilizar el correo institucional.

    • Conformación Grupos de Trabajo

      GRUPOS DE TRABAJO

      ARQUITECTURA DE HARDWARE

      IS06D1

       

      Docente: Juan Manuel Hurtado Angulo

      Periodo 2026-02

       

      N.º GRUPO

                                                  INTEGRANTES

      1

      Camacho Montoya Arley Mauricio

      Murillo Sinisterra Johan Alexander

      Rodallega Saavedra Brayan Estiben

      2

      Angulo Panameño Jhon James

      Caicedo Arroyo Isaac Mauricio

      Casquete Payan Ivanna

      3

      Congo Congo Didier Andres

      Diaz Rosas Haner Eddil

      Montaño Quiñones Jhon Steven

      4

      Gonzalez Perez Jose Eduardo

      Moya Cuero Jose Eiber

      Perea Hurtado Breyner Duvan

      5

      Caicedo Aramburo Jeshua

      Micolta Obando Jr Edward

      Pineda Moreno Mike Giovanny

      6

      Delgado Palacio Pool Alexander

      Estupiñan Ramirez Gabriela Del Mar

      Renteria Renteria Isabela

      7

      Potosi Reyes Fernanda

      Ramirez Valencia Jairo Walinton

      Olaya Guerrero Paula Andrea 

      8

      Angulo Gonzalez Jose Alejandro

      Cabrera Gonzalez Ayling Dayana

      Lizalda Aristizabal Julian Andres

      9

      Moya Chiripua Willian

      Naranjo Tello Sarly Samira

      Orobio Paredes Jhon Leyner

      10

      		  

      11

       

    • Banco 10 Proyectos Arquitectura de Hardware File
    • Formato presentacion documentos - IS Unipacifico 2026 File

      Formato presentacion documentos - IS Unipacifico 2026

      Con este documento como formato deben presentar sus informes corte a corte, no cambiar la estructura ni tipo de letra.

      Quienes presenten un informe fuera del formato no será recibido como entregable del proyecto.

    • Selección de Tema para el Proyecto Final Arquitectura de Hardware Choice
      Opened: Thursday, 24 September 2026, 9:30 PM
      Closed: Tuesday, 29 September 2026, 4:00 PM

      Solo el líder o un representante de cada grupo debe ingresar y seleccionar el tema. Se asignará por estricto orden de llegada

      Not available unless: You belong to any group
    • PROGRAMACIÓN CLASES TEAMS Page

      PROGRAMACIÓN CLASES Y ASESORÍAS

      Docente: Juan M Hurtado A., MSc

      Horarios Clases Presenciales Asistidas por las TIC’s

      Periodo: 2026-02


      Horarios Clases Presenciales

      Martes, 14:00Hrs - 16:00Hrs, Salón 12-202

      Jueves, 14:00Hrs - 16:00Hrs, Salón 12-202

    • Avisos Forum
      Avisos y novedades generales

    • Vídeos de las Clases en Teams

      Semestre 2026-02

  • Unidad 1 Semana 1 - SISTEMAS DIGITALES

    LOGRO DE LA UNIDAD DE APRENDIZAJE

    • Al término de la unidad, los alumnos, diseñarán e implementarán sistemas digitales básicos mediante el uso de simuladores que permite describir el funcionamiento interno de los circuitos digitales usados en la computadora.
    • Al  término  de  la  unidad,  los  alumnos,  describirán  el  funcionamiento  de sistemas  digitales    básicos  usados  en  la  computadora, haciendo  uso  de sistemas numéricos, voltajes y tiempos.

    TEMARIO 

    • Sistemas analógicos y digitales
    • Computadores analógicos y digitales
    • El Bit y el Byte 
    • Compuertas lógicas

    ACTIVIDADES PROPUESTAS

    • Los alumnos establecen diferencias entre los sistemas digitales y analógicos.
    • Los alumnos establecen diferencias entre los diferentes tipos de computadores.
    • Los alumnos desarrollan las tablas de estado de cada una de las compuertas digitales. 

  • Unidad 1 Semana 2 - SISTEMAS DIGITALES

    LOGRO DE LA UNIDAD DE APRENDIZAJE

    • Al término de la unidad, los alumnos, diseñarán e implementarán sistemas digitales básicos mediante el uso de simuladores que permite describir el funcionamiento interno de los circuitos digitales usados en la computadora.
    • Al  término  de  la  unidad,  los  alumnos,  describirán  el  funcionamiento  de sistemas  digitales    básicos  usados  en  la  computadora, haciendo  uso  de sistemas numéricos, voltajes y tiempos.

    TEMARIO

    • Álgebra Booleana
    • Propiedades del álgebra de Boole
    • Desarrollo de Sistemas Digitales
    • Simplificación por Mapas de Karnaugh 

    ACTIVIDADES PROPUESTAS

    • Los alumnos comprueban y utilizan el álgebra de Boole. 
    • Los alumnos desarrollan, en forma individual, distintos ejemplos de simplificación utilizando el método de Karnaugh.

  • Unidad 1 Semana 3 - SISTEMAS DIGITALES

    LOGRO DE LA UNIDAD DE APRENDIZAJE

    • Al término de la unidad, los alumnos, diseñarán e implementarán sistemas digitales básicos mediante el uso de simuladores que permite describir el funcionamiento interno de los circuitos digitales usados en la computadora.
    • Al  término  de  la  unidad,  los  alumnos,  describirán  el  funcionamiento  de sistemas  digitales    básicos  usados  en  la  computadora, haciendo  uso  de sistemas numéricos, voltajes y tiempos.

    TEMARIO 

    • Implementación de Sistemas digitales
    • Ejercicios a desarrollar
    • Sumador binario 

    ACTIVIDADES PROPUESTAS

    • Los alumnos desarrollan ejemplos prácticos y practican el procedimiento de desarrollo de un sistema digital.

  • Unidad 1 Semana 4 - SISTEMAS DIGITALES

    LOGRO DE LA UNIDAD DE APRENDIZAJE

    • Al término de la unidad, los alumnos, diseñarán e implementarán sistemas digitales básicos mediante el uso de simuladores que permite describir el funcionamiento interno de los circuitos digitales usados en la computadora.
    • Al  término  de  la  unidad,  los  alumnos,  describirán  el  funcionamiento  de sistemas  digitales    básicos  usados  en  la  computadora, haciendo  uso  de sistemas numéricos, voltajes y tiempos.

    TEMARIO

    • Conversión de sistemas numéricos
    • Generador de clock
    • Conceptos básicos de electrónica
    • Conceptos relacionados a la corriente eléctrica

    ACTIVIDADES PROPUESTAS

    • Los alumnos desarrollan ejemplos de conversiones de los sistemas numéricos.
    • Los alumnos realizan conversiones de frecuencia a período y viceversa, además, desarrollan ejercicios que grafican la evolución temporal de las señales de reloj.
    • Los alumnos en el taller desarrollarán las mediciones para verificar los conceptos relacionados a la corriente eléctrica. 
    • Unidad 1 Semana 4 File
    • Autoevaluacion Semana 4 Corte 1 File
    • Taller de Aritmética Binaria Con Signo File
    • Video: Sistemas de Numeración (DECIMAL, BINARIO y HEXADECIMAL) URL

    • Video: DECIMAL a BINARIO - Método #1 - Ejercicio #1 URL

    • Video: DECIMAL a BINARIO - Método #2 - Ejercicio #1 URL
    • Video: Conversión de números entre Sistemas Numéricos - Técnica RÁPIDA y FÁCIL URL

    • Video: Aritmética Binaria URL


    • Video: Aritmética Binaria con Signo (Complemento a 2) URL
    • Vídeo: Números Binarios con Signo (copia) (copia) URL

    • Vídeo: Números Binarios con signo (Rango) URL
    • Vídeo: Conversión de Números Enteros a Binario Puro, Signo Magnitud, Complemento a 1 y Complemento a 2 URL
    • Subir Desarrollo Taller Corte 1 Assignment
      Opened: Monday, 14 September 2026, 12:00 AM
      Due: Thursday, 24 September 2026, 11:59 PM

      Subir a esta carpeta el documento o archivo con la solución de la actividad del Taller Corte 1

      Fecha de entrega (extendida): martes 22 de septiembre de 2026 (jueves 24 de septiembre de 2026)

      Hora: 23:59 p.m.

      Archivo en Formato: *.pdf

      PD. Se debe realizar la actividad en hojas limpias y escritura a bolígrafo, cada hoja debe ir con el nombre de y código del o los estudiantes, el desarrollo debe estar de manera muy organizada, clara y legible, tomar fotos a las hojas donde se desarrolló el trabajo y adjuntarlas o pegar las imágenes en un archivo en Word, luego guardar archivo y convertirlo a formato pdf, o en su defecto escaner las hojas del desarrollo y enviarlas en formato pdf, no en formato imagen.

      Si el trabajo enviado no cumple con lo solicitado anteriormente, no se tendrá en cuenta para ser evaluado.

      El trabajo a desarrollar es en grupo, pero cada estudiante debe hacer su propio desarrollo de manera individual y envío de lo solicitado.

      Les recuerdo que el nombre del archivo, en este caso en pdf, no debe contener caracteres especiales ni tildes, ya que eso imposibilita la descarga de su archivo de envío para revsión y calificación.

    • ¿Que es Arduino?

      Arduino UNO R3 compatible – Sumador

    • Qué es Arduino, cómo funciona y qué puedes hacer con uno URL
      Qué es Arduino, cómo funciona y qué puedes hacer con uno
    • Aprendiendo Arduino URL
      Aprendiendo Arduino
    • Vídeo: Introducción Arduino #1 : Conociendo Arduino Uno | Partes y sus funciones URL

    • Vídeo: Arduino desde cero en Español - Capítulo 1 - Introducción Arduino e inicio del Curso URL


    • ¿QUÉ ES EL ESP32? URL

    • ESP32 2: Descripción del ESP32-S3 DevKitC-1 URL
    • Guía Definitiva ESP32 2026 | Qué ESP32 elegir URL
    • Entrenando IA desde cero para reconocer objetos nuevos con ESP32-CAM Edge impulse Arduino URL
    • How to do Object Detection using ESP32-CAM and Edge Impulse YOLO Model URL
    • Getting Started with ESP32 S3 | Beginner’s Guide to Programming & Projects URL
    • 10 errores que TODOS cometen con ESP32 (y cómo evitarlos) URL
    • ESP32-S3 Getting Started I ESP32-S3 Board | Camera, PSRAM, USB-OTG & Hardware Explained URL
    • Primera entrega – Avance del Proyecto Final Assignment
      Opened: Thursday, 24 September 2026, 12:00 AM
      Due: Sunday, 11 October 2026, 11:59 PM

      Primera entrega – Avance del Proyecto Final

      Simulación en Proteus – Corte 1

      En esta primera entrega, cada grupo deberá presentar el avance inicial del Proyecto Final de la asignatura Arquitectura de Hardware, correspondiente al proyecto seleccionado del Banco de Proyectos propuesto para el semestre.

      El propósito de esta etapa es definir y validar conceptualmente la solución antes de avanzar hacia su construcción física. El grupo deberá evidenciar la comprensión del problema, los objetivos, los requisitos del sistema, la arquitectura propuesta y la interacción prevista entre los diferentes componentes que posteriormente conformarán el prototipo final.

      Durante esta fase deberán realizar el diseño y la simulación inicial del sistema mediante el software Proteus, disponible para descarga en la plataforma AVAS, en el enlace habilitado por el docente. La simulación deberá representar los componentes y subsistemas que puedan ser modelados en esta etapa del curso, particularmente entradas, salidas, sensores, actuadores, lógica de control y comportamiento funcional inicial del proyecto.

      Importante: esta entrega constituye el primer avance de un proyecto progresivo que se continuará desarrollando durante los tres cortes académicos. Por lo tanto, las observaciones y correcciones realizadas en esta fase deberán incorporarse en las siguientes versiones del proyecto.

      1. Informe técnico del avance

      El grupo deberá elaborar un informe técnico utilizando el Formato de Presentación de Documentos del Programa de Ingeniería de Sistemas – Universidad del Pacífico, suministrado en Moodle.

      El informe deberá entregarse exclusivamente en formato PDF e incluir, como mínimo:

      • Título del proyecto seleccionado.
      • Nombres completos, códigos estudiantiles y correos institucionales de los integrantes.
      • Resumen del proyecto.
      • Introducción.
      • Descripción y planteamiento del problema.
      • Justificación.
      • Objetivo general y objetivos específicos.
      • Marco teórico o conceptual relacionado con el proyecto.
      • Requisitos básicos del sistema.
      • Identificación de entradas, procesamiento y salidas.
      • Arquitectura preliminar del proyecto.
      • Descripción de los componentes previstos: ESP32-S3 CAM, Arduino UNO, sensores, actuadores y demás elementos requeridos.
      • Descripción inicial del componente de visión o Inteligencia Artificial que se pretende incorporar posteriormente.
      • Diseño y desarrollo de la simulación realizada en Proteus.
      • Pruebas efectuadas en la simulación.
      • Resultados y análisis técnico.
      • Dificultades encontradas, cuando aplique.
      • Conclusiones.
      • Referencias bibliográficas en formato IEEE.

      Las figuras, diagramas, tablas y capturas de la simulación deberán estar correctamente numeradas, identificadas y explicadas dentro del documento. No es suficiente incluir capturas de pantalla sin realizar su correspondiente análisis técnico.

      2. Archivo de simulación en Proteus

      El grupo deberá incluir el proyecto completo de Proteus, con todos los archivos necesarios para que pueda ser abierto, ejecutado y revisado por el docente.

      Antes de realizar la entrega, deberán comprobar que:

      • El archivo abre correctamente en Proteus.
      • La simulación puede ejecutarse sin errores críticos.
      • Las entradas y salidas se encuentran claramente identificadas.
      • Los componentes utilizados corresponden con la propuesta presentada en el informe.
      • El funcionamiento mostrado en Proteus coincide con lo descrito en el documento.

      El software Proteus requerido para el desarrollo de esta actividad se encuentra disponible en la plataforma AVAS, en el enlace de descarga suministrado por el docente.

      3. Organización del archivo de entrega

      Tanto el informe técnico como los archivos de simulación deberán colocarse dentro de una única carpeta, denominada:

      Entrega_Avance_Proyecto_Final_1

      La carpeta deberá contener una organización similar a la siguiente:

      Entrega_Avance_Proyecto_Final_1
      │
      ├── Informe_Proyecto_Corte1.pdf
      │
      └── Simulacion_Proteus
      └── Archivos completos del proyecto

      Posteriormente, deberán comprimir toda la carpeta utilizando uno de los siguientes formatos:

      .ZIP,

      El archivo comprimido no deberá superar los 1 GB.

      4. Nombre del archivo

      Se recomienda utilizar la siguiente estructura:

      Avance_Proyecto_Final_1_GrupoXX.zip

      Ejemplo:

      Avance_Proyecto_Final_1_Grupo03.zip

      El nombre del archivo comprimido no debe contener tildes, caracteres especiales, ñ, símbolos ni signos adicionales, debido a que estos pueden ocasionar inconvenientes durante la descarga, apertura o revisión de los archivos.

      5. Entrega por grupo

      La actividad se desarrollará en los grupos de estudiantes conformados para el Proyecto Final. Se deberá realizar una sola entrega por grupo.

      Todos los integrantes son responsables del contenido presentado y deberán conocer y poder explicar:

      • el problema que aborda el proyecto;
      • la arquitectura propuesta;
      • los componentes seleccionados;
      • la función de la simulación;
      • el comportamiento esperado del sistema;
      • y las decisiones técnicas adoptadas.

      6. Aspectos que se tendrán en cuenta

      Para este primer avance se valorará especialmente:

      • Claridad y pertinencia del problema planteado.
      • Coherencia entre problema, objetivos y solución propuesta.
      • Identificación adecuada de entradas, procesamiento y salidas.
      • Calidad del diseño arquitectónico inicial.
      • Pertinencia de los componentes seleccionados.
      • Funcionamiento de la simulación en Proteus.
      • Calidad de las pruebas y del análisis de resultados.
      • Organización y presentación técnica del informe.
      • Uso adecuado del formato institucional.
      • Corrección de citas y referencias bajo norma IEEE.

      En esta primera entrega no se exige todavía tener implementada completamente la Inteligencia Artificial ni el prototipo físico final. El objetivo es consolidar una arquitectura viable y validar mediante simulación los subsistemas que puedan desarrollarse en esta etapa del curso.

      Fecha y hora límite de entrega

      Domingo 11 de octubre de 2026
      Hora: 23:59 (11:59 p. m.)

      Las entregas posteriores a la fecha y hora establecidas estarán sujetas a las condiciones académicas definidas por el docente.

      Recordatorio final

      Antes de cargar el archivo en Moodle, cada grupo deberá verificar que:

      • el informe se encuentra en PDF;
      • la simulación abre correctamente en Proteus;
      • todos los archivos necesarios están incluidos;
      • la carpeta se encuentra correctamente comprimida;
      • el archivo no supera los 1 GB;
      • y el nombre del archivo no contiene tildes ni caracteres especiales.

      Esta entrega corresponde al primer avance del Proyecto Final y será la base para la implementación física y la integración progresiva del sistema durante los siguientes cortes.

    • Primer Parcial Arquitectura de Hardware Quiz
      Opened: Tuesday, 6 October 2026, 2:00 PM
      Closed: Tuesday, 6 October 2026, 4:00 PM

      Primer Parcial Arquitectura de Hardware

    • Subir Evidencia Desarrollo Primer Parcial Assignment
      Opened: Tuesday, 6 October 2026, 2:00 PM
      Due: Tuesday, 6 October 2026, 4:15 PM

      Subir a esta carpeta el documento o archivo con la solución del Parcial No. 1

      Usar hojas blancas sin lineas, deben estar limpias, deben poner su nombre completo en la parte superior de cada hoja con su código corrspondiente.

      Tienen 15 min después de finalizado el parcial, para tomarle fotos a los ejercicios realizados a mano (puño y letra) y pegar las imágenes en un archivo de Word, este archivo le llamaran con su nombre y lo subiran como entrega en esta carpeta en formato pdf.

      Recepción del formato del archivo:  Formato .pdf (Pegando las imágenes en word, deben convertirlo a pdf)

      Las imágenes deben ser legibles, no se aceptan imágenes oscuras ni muy claras, que no se pueda evidenciar bien el desarrollo del parcial ni ejercicios, no será válido ni se aceptará. 

      Deben guardar orden y claridad en el desarrollo del parcial.

      El archivo de envío no puede pesar mas de 1GB.

      Les recuerdo que el examen parcial se abre a las 14:00 Hrs (2:00 p.m.) y finaliza a las 16:00 Hrs (4:00 p.m.), este enlace solo estará activo máximo hasta las 16:15 Hrs (4:15 p.m.) para subir su evidencia del desarrollo de su parcial.

      El nombre del archivo a adjuntar no debe contener caracteres especiales, ni tildes, de lo contrario no podrá descargarse ni ser revisado y menos calificado. 

      ¡¡¡Buena suerte!!!

    • Subir Evidencia Desarrollo Primer Parcial (90%) Assignment
      Opened: Tuesday, 6 October 2026, 6:45 PM
      Due: Tuesday, 6 October 2026, 7:15 PM

      Subir a esta carpeta el documento o archivo con la solución del Parcial No. 1

      Usar hojas blancas sin lineas, deben estar limpias, deben poner su nombre completo en la parte superior de cada hoja con su código corrspondiente.

      Tienen 15 min después de finalizado el parcial, para tomarle fotos a los ejercicios realizados a mano (puño y letra) y pegar las imágenes en un archivo de Word, este archivo le llamaran con su nombre y lo subiran como entrega en esta carpeta en formato pdf.

      Recepción del formato del archivo:  Formato .pdf (Pegando las imágenes en word, deben convertirlo a pdf)

      Las imágenes deben ser legibles, no se aceptan imágenes oscuras ni muy claras, que no se pueda evidenciar bien el desarrollo del parcial ni ejercicios, no será válido ni se aceptará. 

      Deben guardar orden y claridad en el desarrollo del parcial.

      El archivo de envío no puede pesar mas de 1GB.

      Les recuerdo que el examen parcial se abre a las 14:00 Hrs (2:00 p.m.) y finaliza a las 16:00 Hrs (4:00 p.m.), este enlace solo estará activo máximo hasta las 16:15 Hrs (4:15 p.m.) para subir su evidencia del desarrollo de su parcial.

      El nombre del archivo a adjuntar no debe contener caracteres especiales, ni tildes, de lo contrario no podrá descargarse ni ser revisado y menos calificado. 

      ¡¡¡Buena suerte!!!

  • Unidad 1 Semana 5 - SISTEMAS DIGITALES

    LOGRO DE LA UNIDAD DE APRENDIZAJE

    • Al término de la unidad, los alumnos, diseñarán e implementarán sistemas digitales básicos mediante el uso de simuladores que permite describir el funcionamiento interno de los circuitos digitales usados en la computadora.
    • Al término de la unidad, los alumnos, describirán el funcionamiento de sistemas digitales básicos usados en la computadora, haciendo uso de sistemas numéricos, voltajes y tiempos.

    TEMARIO

    • Filp – Flop, Registro y Memoria
    • CPU – Unidad Central de Proceso
    • Buses de datos, direcciones y control 

    ACTIVIDADES PROPUESTAS 

    • Los alumnos comprueban que a través de un conjunto de compuertas se puede formar un dispositivo que almacene información, como punto de partida para las memorias RAM y ROM.
    • Los alumnos analizan el comportamiento del CPU al ejecutar las instrucciones de la memoria.

     

    • Unidad 1 Semana 5 File
    • Autoevaluacion Semana 5 Corte 1 File
    • Lectura Cap. 1 - Joseu Bilbao Eguia File

      Lectura - Arquitectura de Ordenadores (Joseu Bilbao Eguia) Cap 1

      Realizar la lectura y realizar Mapa Conceptual como material de ayuda para desarrollar la presentación en Clase por cada grupo en la clase.

      Deben presentar en clase, tener en cuenta tener la capacidad y poder enviar video para presentar en la clase.

      Conectarse desde un PC

    • Quiz #1 2do corte Lectura José Bilbao
      Opened: Tuesday, 20 October 2026, 3:35 PM
      Closed: Tuesday, 20 October 2026, 3:55 PM

      Se realizará quiz donde se hará control de lectura del Cap 1 del libro José Bilbao compartido en el curso

    • Subir Mapa Conceptual Cap. 1 Josue Bilbao Assignment
      Opened: Wednesday, 7 October 2026, 12:00 AM
      Due: Sunday, 18 October 2026, 11:59 PM

      ACTIVIDAD: MAPA CONCEPTUAL SISTÉMICO – ARQUITECTURA DE COMPUTADORES: INTRODUCCIÓN Y CLASIFICACIÓN

      1. Descripción de la actividad

      Estimados estudiantes:

      Como parte del proceso de formación en la asignatura Arquitectura de Hardware, cada grupo deberá realizar la lectura completa, comprensiva y analítica del Capítulo 1: Arquitectura de Computadores: Introducción y Clasificación, del documento de Josu Bilbao Eguia, disponible en los materiales de estudio del curso.

      A partir de esta lectura, deberán elaborar un mapa conceptual de tipo sistémico o de sistema, que represente de manera gráfica, lógica, jerárquica y organizada los principales conceptos, componentes, clasificaciones, relaciones funcionales y principios tecnológicos que fundamentan la arquitectura de los computadores.

      El mapa deberá demostrar que los estudiantes comprenden cómo ha evolucionado la arquitectura de los computadores, cómo se organizan sus componentes internos, cómo interactúan el procesador, la memoria y los dispositivos de entrada/salida, y cómo las diferentes arquitecturas influyen en el funcionamiento y rendimiento de los sistemas computacionales.

      No se trata de transcribir el capítulo ni de elaborar un resumen gráfico. El propósito es construir una representación conceptual que evidencie comprensión, análisis, síntesis, integración de conocimientos y pensamiento sistémico.

      2. Objetivo de aprendizaje

      Analizar, organizar y relacionar los fundamentos históricos, tecnológicos, estructurales y funcionales de la arquitectura de computadores mediante la construcción de un mapa conceptual sistémico, que permita comprender la evolución de los sistemas computacionales, sus principales clasificaciones, la interacción entre sus componentes y la influencia de las decisiones arquitectónicas sobre el rendimiento y funcionamiento del hardware.

      3. Contenidos obligatorios del mapa conceptual

      El mapa deberá abordar e integrar los cinco grandes temas desarrollados en el Capítulo 1.

      3.1. Introducción a los computadores y evolución histórica

      Representar las principales características y transformaciones tecnológicas de las cinco generaciones de computadores:

      • Primera generación: tubos de vacío.

      • Segunda generación: transistores.

      • Tercera generación: circuitos integrados.

      • Cuarta generación: microprocesadores y microcomputadores.

      • Quinta generación: procesamiento paralelo e inteligencia artificial.

      Se deberán establecer relaciones entre la evolución tecnológica, la capacidad de procesamiento, la integración electrónica, la reducción de tamaño y el desarrollo de nuevas aplicaciones computacionales.

      3.2. Clasificación de los computadores

      Representar las diferentes formas de clasificación desarrolladas en el capítulo:

      Según su funcionamiento:

      • Computadores digitales.

      • Computadores analógicos.

      • Computadores híbridos.

      Según su finalidad:

      • Computadores de propósito general.

      • Computadores de propósito específico.

      Según su clasificación comercial:

      • Supercomputadores.

      • Macrocomputadores.

      • Minicomputadores.

      • Microcomputadores.

      El mapa deberá evidenciar los criterios que permiten diferenciar estas categorías y sus principales características.

      3.3. Fundamentos de la arquitectura de computadores

      Incorporar los conceptos asociados con:

      • Arquitectura de computadores.

      • Arquitecto de computadores.

      • Organización y selección del hardware.

      • Unidad Central de Procesamiento (CPU).

      • Unidad de control.

      • Camino de datos.

      • Memoria.

      • Dispositivos de entrada y salida.

      • Lenguajes de programación.

      • Sistema operativo.

      • Rendimiento del computador.

      • Relación entre hardware y software.

      • Problemáticas de compatibilidad y evolución tecnológica.

      Se deberá mostrar cómo las decisiones relacionadas con la organización de los componentes y la interacción entre hardware y software influyen en el funcionamiento del sistema.

      3.4. Arquitectura clásica, moderna y evolución tecnológica

      Representar y relacionar los principales modelos arquitectónicos estudiados:

      Arquitectura clásica:

      • Arquitectura de Von Neumann.

      • Memoria compartida para datos e instrucciones.

      • Unidad central de procesamiento.

      • Buses de comunicación.

      • Limitaciones asociadas con el acceso a memoria.

      Arquitectura moderna:

      • Arquitectura Harvard.

      • Separación de instrucciones y datos.

      • Memorias independientes.

      • Accesos diferenciados.

      • Memoria caché.

      • Optimización del rendimiento.

      Evolución tecnológica de la arquitectura:

      • Primera etapa.

      • Segunda etapa.

      • Tercera etapa.

      • Cuarta etapa.

      Deberán establecer relaciones que expliquen cómo los avances tecnológicos y las necesidades de procesamiento impulsaron cambios en la organización interna de los computadores.

      3.5. Taxonomías y clasificaciones de arquitecturas

      Representar la taxonomía de Flynn y sus principales categorías:

      • SISD: Single Instruction, Single Data.

      • SIMD: Single Instruction, Multiple Data.

      • MISD: Multiple Instruction, Single Data.

      • MIMD: Multiple Instruction, Multiple Data.

      • MTMD: Multiple Threads, Multiple Data.

      También deberán integrar las otras taxonomías presentadas en el capítulo.

      El mapa deberá mostrar las diferencias en los flujos de instrucciones y datos, así como su relación con las distintas formas de procesamiento.

      4. Requisitos obligatorios del mapa conceptual

      4.1. Estructura jerárquica

      El mapa deberá organizarse obligatoriamente de arriba hacia abajo, desde los conceptos generales hasta los más específicos.

      En la parte superior deberá ubicarse el concepto central:

      ARQUITECTURA DE COMPUTADORES

      De este concepto deberán desprenderse las ramas principales correspondientes a los cinco temas del capítulo.

      Las relaciones entre los niveles deberán mostrar una organización lógica, coherente y técnicamente correcta.

      4.2. Conceptos o nodos

      Cada nodo deberá contener únicamente conceptos, términos técnicos o ideas principales.

      • Máximo recomendado de cuatro o cinco palabras por nodo.

      • Utilizar terminología técnica propia de la arquitectura de computadores.

      • Evitar párrafos, definiciones extensas y transcripciones del documento.

      • No sustituir los conceptos por imágenes o elementos decorativos.

      4.3. Palabras de enlace

      Todas las conexiones deberán contener obligatoriamente palabras o expresiones de enlace escritas en minúscula.

      Algunos conectores apropiados son:

      se compone de, contiene, utiliza, procesa, almacena, permite, controla, se clasifica en, evoluciona hacia, depende de, se comunica mediante, ejecuta, optimiza, limita, se diferencia de, incrementa, requiere.

      No se aceptarán líneas o flechas sin palabras de enlace.

      4.4. Proposiciones conceptuales

      Cada relación deberá formar una proposición lógica y técnicamente correcta.

      Ejemplos:

      CPU → ejecuta → INSTRUCCIONES

      MEMORIA CACHÉ → reduce → TIEMPO DE ACCESO

      ARQUITECTURA HARVARD → separa → INSTRUCCIONES Y DATOS

      TAXONOMÍA DE FLYNN → clasifica → ARQUITECTURAS PARALELAS

      Cada proposición deberá tener sentido por sí misma y expresar correctamente la relación entre los conceptos.

      4.5. Líneas, flechas y dirección de lectura

      Las líneas y flechas deberán representar de manera clara las relaciones conceptuales.

      Se deberá identificar fácilmente el sentido de lectura de cada proposición, evitando conexiones ambiguas o entrecruzamientos innecesarios.

      4.6. Enlaces cruzados

      El mapa deberá contener mínimo tres (3) enlaces cruzados entre conceptos pertenecientes a ramas diferentes.

      Estos enlaces deberán representar relaciones reales entre los contenidos del capítulo.

      Ejemplos:

      EVOLUCIÓN TECNOLÓGICA → transforma → ARQUITECTURA DE COMPUTADORES

      MEMORIA CACHÉ → mejora → RENDIMIENTO DEL PROCESADOR

      PROCESAMIENTO PARALELO → se clasifica mediante → TAXONOMÍA DE FLYNN

      Los enlaces cruzados deberán evidenciar capacidad de análisis, integración conceptual y pensamiento sistémico.

      4.7. Pensamiento sistémico

      El mapa deberá representar la interacción de los componentes de un sistema computacional mediante relaciones como:

      entrada → procesamiento → almacenamiento → comunicación → salida

      Cuando corresponda, deberán identificarse las dependencias entre:

      • CPU y memoria.

      • Unidad de control y camino de datos.

      • Instrucciones y datos.

      • Procesador y buses de comunicación.

      • Arquitectura y rendimiento.

      • Hardware y software.

      No será suficiente representar los componentes de manera aislada; deberán explicarse sus relaciones funcionales.

      5. Enfoque práctico: el toque de Ingeniería de Sistemas

      El mapa deberá incluir obligatoriamente una rama denominada:

      APLICACIÓN EN INGENIERÍA DE SISTEMAS

      Esta rama deberá responder mediante conceptos y relaciones a la siguiente pregunta:

      ¿Cómo influyen los principios de la arquitectura de computadores en la selección, diseño y optimización de soluciones tecnológicas?

      Los estudiantes deberán representar relaciones relacionadas con:

      • Selección de procesadores según los requerimientos de procesamiento.

      • Elección de memoria y almacenamiento.

      • Identificación de limitaciones de rendimiento.

      • Diferencias entre arquitecturas Von Neumann y Harvard.

      • Uso de procesamiento paralelo.

      • Relación entre arquitectura y aplicaciones de inteligencia artificial.

      • Selección de hardware para sistemas embebidos y soluciones computacionales.

      Como aplicación al contexto de la asignatura, podrán relacionar estos fundamentos con plataformas como Arduino y ESP32, utilizadas en las actividades prácticas y el proyecto integrador.

      Esta rama deberá mostrar cómo los conocimientos teóricos permiten fundamentar decisiones técnicas de diseño y selección de hardware.

      6. Herramientas digitales y presentación

      El mapa conceptual deberá elaborarse utilizando herramientas digitales de diagramación, tales como:

      • CmapTools.

      • Lucidchart.

      • Draw.io (diagrams.net).

      • Miro.

      • Canva.

      • Microsoft Visio.

      • Otra herramienta digital equivalente.

      No se aceptarán mapas conceptuales elaborados a mano.

      El documento deberá cumplir las siguientes condiciones:

      • Presentación profesional, organizada y legible.

      • Distribución jerárquica de arriba hacia abajo.

      • Conceptos breves y técnicamente precisos.

      • Palabras de enlace en todas las conexiones.

      • Diferenciación visual de las ramas principales.

      • Colores utilizados con moderación.

      • Ausencia de saturación gráfica.

      • Inclusión de los integrantes del grupo y sus nombres completos.

      • Inclusión del nombre de la asignatura y del capítulo estudiado.

      Se recomienda utilizar un lienzo horizontal de tamaño suficiente para representar la totalidad de las relaciones sin comprometer su legibilidad.

      7. Entregable y formato de envío

      Cada grupo deberá presentar un único mapa conceptual, que integre los contenidos obligatorios del Capítulo 1.

      Formato obligatorio: PDF de alta resolución, con todos los conceptos y conectores claramente legibles.

      Nombre sugerido del archivo:

      Arquitectura_Hardware_Mapa_Conceptual_Cap1_Grupo01.pdf

      El nombre del archivo deberá modificarse según el número del grupo correspondiente.

      El mapa deberá permitir una lectura completa, sin necesidad de acceder a enlaces externos o a la herramienta utilizada para su elaboración.

      8. Rúbrica de evaluación

      La actividad será evaluada sobre un máximo de 100 puntos, distribuidos de la siguiente manera:

      Criterio Descripción Puntos
      Estructura y jerarquía conceptual Organización de arriba hacia abajo, adecuada identificación de conceptos principales y secundarios, síntesis y coherencia estructural. 20
      Palabras de enlace y proposiciones Uso obligatorio de conectores en todas las relaciones, claridad de las proposiciones y precisión técnica. 20
      Comprensión y cobertura del capítulo Representación correcta e integrada de los cinco temas del capítulo, incluyendo evolución, clasificaciones, arquitecturas y taxonomías. 30
      Enlaces cruzados y pensamiento sistémico Mínimo tres enlaces cruzados pertinentes, integración entre ramas y representación de las interdependencias funcionales. 15
      Aplicación en Ingeniería de Sistemas Relaciones que evidencien la aplicación de los fundamentos arquitectónicos en decisiones técnicas de selección, diseño y optimización de hardware. 10
      Presentación y calidad visual Legibilidad, organización, claridad gráfica y cumplimiento del formato digital. 5
      TOTAL   100

      9. Sustentación del mapa conceptual

      La actividad se desarrollará de manera grupal, pero todos los integrantes deberán conocer, comprender y estar en capacidad de explicar la totalidad del mapa conceptual.

      Durante la sustentación, el docente seleccionará aleatoriamente a un integrante del grupo, quien deberá explicar la sección que el docente determine.

      La sustentación podrá incluir preguntas relacionadas con:

      • Las generaciones de computadores y su evolución tecnológica.

      • La organización funcional de la CPU, la memoria y los dispositivos de entrada/salida.

      • Las diferencias entre Von Neumann y Harvard.

      • La importancia de la memoria caché.

      • Las clasificaciones SISD, SIMD, MISD y MIMD.

      • Las relaciones cruzadas representadas en el mapa.

      • La aplicación de los conceptos en situaciones reales de Ingeniería de Sistemas.

      Factor multiplicador de sustentación

      La calificación de la sustentación se utilizará como factor multiplicador de la nota obtenida en el mapa conceptual.

      Calificación final = Nota del mapa × (Porcentaje de sustentación / 100)

      Ejemplo:

      • Calificación del mapa grupal: 90 puntos.

      • Resultado de la sustentación: 80 %.

      • Calificación definitiva: 90 × 0,80 = 72 puntos.

      La preparación individual es responsabilidad de todos los integrantes. El desempeño del estudiante seleccionado afectará la calificación definitiva del grupo.

      Por lo tanto, no será válido que cada estudiante conozca únicamente la sección que elaboró.

      10. Condiciones obligatorias de entrega en Moodle (AVAS)

      Modalidad: Entrega grupal.

      Solo un integrante del grupo deberá cargar el archivo en la plataforma AVAS. Sin embargo, todos los integrantes deberán ingresar a la actividad y aceptar o confirmar el envío, cuando así lo requiera la configuración de la tarea en Moodle.

      Si uno o varios integrantes no realizan la confirmación correspondiente y la plataforma mantiene el trabajo en estado de borrador o pendiente de envío, la actividad se considerará no enviada.

      Nombre del archivo:

      El nombre del archivo no deberá contener tildes, caracteres especiales, símbolos innecesarios ni espacios que puedan ocasionar inconvenientes en su descarga.

      El incumplimiento de esta condición, cuando impida la descarga o evaluación del documento, dará lugar a una calificación de 0,0, sin posibilidad de subsanación o entrega posterior.

      Fecha de entrega: Domingo 18 de octubre de 2026

      Hora límite: 23:59 Hrs (11:59 p.m.)

      Restricciones:

      • No se aceptarán trabajos fuera del plazo establecido.

      • Las entregas extemporáneas tendrán una calificación de 0,0.

      • No se aceptarán entregas mediante WhatsApp o correo electrónico.

      • Únicamente se evaluarán los archivos entregados correctamente en Moodle (AVAS).

      • El documento deberá encontrarse completo, ser legible y permitir su apertura.

      • El trabajo deberá ser producto del análisis y comprensión del grupo. El uso de herramientas de inteligencia artificial como apoyo no sustituye la responsabilidad de verificar la exactitud de los conceptos y relaciones.

      11. Consideraciones finales

      Un conjunto de cuadros conectados mediante líneas no constituye, por sí solo, un mapa conceptual.

      Para cumplir con el propósito de la actividad deberán integrarse:

      Jerarquía + conceptos + palabras de enlace + proposiciones + enlaces cruzados + pensamiento sistémico + aplicación en ingeniería.

      Se valorará especialmente la capacidad del grupo para explicar cómo los diferentes componentes y principios arquitectónicos interactúan y condicionan el funcionamiento de un computador.

      El objetivo no es elaborar el mapa más extenso, sino construir una representación conceptual técnicamente correcta, estructurada, comprensible y suficientemente completa.

      Recuerden: comprender la arquitectura de un computador implica entender no solamente cuáles son sus componentes, sino también cómo se relacionan, cómo evolucionan y cómo sus decisiones de diseño determinan el comportamiento y rendimiento del sistema.

      Se tendrá muy en cuenta la creatividad realizada. Pueden ver vídeos en YouTube de como trabajar en Miro. Les comparto algunos Link:

  • Unidad 2 Semana 6 - UNIDAD CENTRAL DE PROCESO

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al término de la unidad, los alumnos, enumeran características y describen el funcionamiento interno del microprocesador (CPU) cuando ejecuta los procesos, haciendo uso de programas de diagnóstico y videos.

    TEMARIO 

    • Arquitectura RISC y CISC
    • La IBM PC – XT y el microprocesador 8088
    • Características de una PC - XT
    • Características del microprocesador 8088

    ACTIVIDADES PROPUESTAS

    • Los alumnos diferencian las arquitecturas de los procesadores.
    • Los alumnos explican a través de un diagrama en bloques el funcionamiento de la PC - XT.
    • Los alumnos reconocer los componentes de un mainboard XT.

  • Unidad 2 Semana 8 - UNIDAD CENTRAL DE PROCESO

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al término de la unidad, los alumnos, enumeran características y describen el funcionamiento interno del microprocesador (CPU) cuando ejecuta los procesos, haciendo uso de programas de diagnóstico y videos.

    TEMARIO 

    • Modos de direccionamiento de los microprocesadores
    • Doble velocidad en los Microprocesadores
    • Memoria cache
    • Procesadores de múltiple núcleo
    • Procesadores AMD

    ACTIVIDADES PROPUESTAS

    • Los alumnos diferencian los modos de direccionamiento del microprocesador.
    • Los  alumnos   relacionan   las   características   del   microprocesador   con    su funcionamiento.
    • Los alumnos determinan las diferencias entre los microprocesadores de Intel y AMD.

    • Unidad 2 Semana 8 File
    • Autoevaluacion Semana 8 Corte 2 File
    • Subir Informe + vídeo explicativo Emulador 8086 - thermometer.asm Assignment
      Opened: Thursday, 8 October 2026, 12:00 AM
      Due: Sunday, 25 October 2026, 11:59 PM

      Actividad: Informe Técnico y Vídeo Explicativo – Análisis, Compilación y Ejecución del Programa thermometer.asm en EMU8086

      Fecha límite de entrega: Domingo, 25 de octubre de 2026
      Hora: 23:59 (11:59 p. m.)
      Formato de entrega: Informe técnico en PDF con enlace al vídeo explicativo publicado en YouTube.

      1. Descripción de la actividad

      Estimados estudiantes:

      En el marco de los contenidos desarrollados en la asignatura Arquitectura de Hardware, cada grupo deberá realizar un análisis técnico, detallado y práctico del programa thermometer.asm, utilizando el emulador EMU8086, con el propósito de comprender el funcionamiento interno del microprocesador Intel 8086 y su interacción con los registros, la memoria, las banderas de estado, las instrucciones de ensamblador y los dispositivos de entrada y salida.

      El programa suministrado implementa un sistema básico de control de temperatura mediante un termómetro virtual y un calentador, utilizando instrucciones de entrada/salida y operaciones de comparación y salto condicional.

      La actividad consiste en compilar, ejecutar, analizar y explicar paso a paso el funcionamiento del código ensamblador, identificando cómo se procesan las instrucciones dentro de la CPU y cómo estas permiten controlar un dispositivo externo.

      Cada grupo deberá presentar dos evidencias obligatorias:

      1. Informe técnico: Documento que contenga el análisis del código, su compilación, ejecución, funcionamiento de los registros, memoria, banderas, pila y demás componentes de la arquitectura del procesador.

      2. Vídeo explicativo: Presentación técnica y demostrativa en la que participen todos los integrantes del grupo, explicando el comportamiento del programa mediante su ejecución en EMU8086.

      Importante: La actividad NO consiste en elaborar un tutorial sobre el uso del emulador EMU8086. El objetivo es demostrar la comprensión del funcionamiento del programa en lenguaje ensamblador y su relación con la arquitectura interna del procesador Intel 8086.

      2. Objetivo de aprendizaje

      Analizar el proceso de compilación y ejecución de un programa en lenguaje ensamblador para el microprocesador Intel 8086, mediante la identificación y explicación del comportamiento de los registros, banderas, memoria, pila, instrucciones de control, direccionamiento y operaciones de entrada/salida, utilizando el emulador EMU8086 como herramienta de experimentación y verificación.

      3. Desarrollo de la actividad

      Parte 1. Análisis del código fuente

      Cada grupo deberá estudiar completamente el archivo thermometer.asm suministrado por el docente e identificar:

      • La estructura general del programa y su propósito.

      • Las instrucciones y directivas utilizadas.

      • Los registros que intervienen en la ejecución.

      • La función de las etiquetas start, low, high y ok.

      • Las instrucciones MOV, IN, OUT, CMP, JL, JLE, JG y JMP.

      • La lógica de funcionamiento del sistema de control de temperatura.

      • Las condiciones que permiten encender o apagar el calentador.

      Se deberá explicar cada instrucción relevante, indicando qué operación realiza, qué registros utiliza, cómo afecta el flujo de ejecución y qué relación tiene con el hardware.

      Parte 2. Compilación y ejecución en EMU8086

      Utilizando el emulador EMU8086, deberán:

      1. Abrir el archivo thermometer.asm.

      2. Compilar el programa e identificar el resultado del proceso de ensamblado.

      3. Examinar el código generado y su representación en memoria.

      4. Ejecutar el programa paso a paso mediante las herramientas de depuración.

      5. Observar los cambios producidos en los registros y las banderas.

      6. Analizar la interacción entre el programa y el dispositivo virtual del termómetro.

      7. Ejecutar el programa de forma continua y comprobar el funcionamiento del sistema de control de temperatura.

      Deberán registrar capturas de pantalla que evidencien las diferentes etapas de compilación, depuración y ejecución.

      Parte 3. Análisis de la arquitectura interna del procesador 8086

      El informe y el vídeo deberán explicar obligatoriamente los siguientes componentes:

      A. Registros del procesador

      Identificar y analizar los registros del Intel 8086, especialmente:

      • AX, AH y AL: registros utilizados en operaciones de transferencia de datos y entrada/salida.

      • CS y DS: registros de segmento y su participación en el programa.

      • IP: seguimiento de la ejecución de las instrucciones.

      • SP y SS: relación con la organización y funcionamiento de la pila.

      • Otros registros que permitan comprender la arquitectura del procesador.

      Se deberá demostrar cómo cambian los registros utilizados durante la ejecución y explicar la función de aquellos que no son modificados directamente por el programa.

      B. Banderas de estado (FLAGS)

      Analizar las banderas involucradas en las operaciones de comparación y salto condicional, especialmente:

      • ZF (Zero Flag).

      • SF (Sign Flag).

      • OF (Overflow Flag).

      • CF (Carry Flag).

      Explicar cómo la instrucción CMP modifica las banderas y cómo estas determinan la ejecución de los saltos condicionales JL, JLE y JG.

      Se deberán presentar ejemplos verificables durante la ejecución.

      C. Memoria y direccionamiento

      Explicar:

      • La organización segmentada de memoria del Intel 8086.

      • La relación entre los registros CS, DS e IP.

      • El funcionamiento de las instrucciones MOV AX, CS y MOV DS, AX.

      • La localización de instrucciones en memoria.

      • La relación entre direcciones lógicas y físicas.

      • El comportamiento del contador de instrucciones durante los saltos.

      D. Pila (Stack)

      Analizar el funcionamiento de la pila en la arquitectura Intel 8086, identificando:

      • La función de los registros SS y SP.

      • Cómo se almacenan y recuperan datos en la pila.

      • La relación entre la pila y las instrucciones PUSH, POP, CALL y RET.

      Aclaración: Si el programa original no utiliza directamente operaciones de pila, deberán explicar esta situación y demostrar su funcionamiento mediante un ejemplo complementario independiente, sin alterar la lógica original del sistema de temperatura.

      E. Interrupciones y operaciones de entrada/salida

      Analizar:

      • El concepto de interrupción en el procesador Intel 8086.

      • La diferencia entre interrupciones y operaciones directas de entrada/salida.

      • El funcionamiento de las instrucciones IN y OUT.

      • La lectura de temperatura desde el puerto 125.

      • El envío de señales de control mediante el puerto 127.

      • La interacción entre el procesador y el dispositivo virtual.

      Aclaración: El programa original utiliza instrucciones directas de entrada/salida, no instrucciones explícitas de interrupción. Deberán identificar esta diferencia y explicar conceptualmente cómo funcionan las interrupciones en el Intel 8086.

      Parte 4. Análisis del sistema de control de temperatura

      Cada grupo deberá explicar y demostrar experimentalmente los siguientes escenarios:

      Escenario Condición Comportamiento esperado
      1 Temperatura inferior a 60 Se activa el calentador
      2 Temperatura igual a 60 No se modifica el estado del calentador
      3 Temperatura entre 60 y 80 Se conserva el estado anterior
      4 Temperatura igual a 80 No se modifica el estado del calentador
      5 Temperatura superior a 80 Se desactiva el calentador

      Deberán explicar qué instrucciones se ejecutan en cada escenario, cuáles son las banderas involucradas y cómo se determina el salto correspondiente.

      También deberán analizar el funcionamiento del ciclo continuo del programa y explicar por qué se utiliza la instrucción JMP start.

      Parte 5. Análisis crítico y conclusiones

      Cada grupo deberá responder y justificar técnicamente:

      1. ¿Qué relación existe entre el programa thermometer.asm y la arquitectura del procesador Intel 8086?

      2. ¿Cómo intervienen los registros y las banderas en la toma de decisiones del programa?

      3. ¿Por qué es necesario comprender el direccionamiento de memoria para interpretar la ejecución del código?

      4. ¿Qué diferencias existen entre las operaciones de entrada/salida y las interrupciones?

      5. ¿Qué ocurriría si se modificaran los valores de referencia de temperatura de 60 y 80?

      6. ¿Qué limitaciones presenta este sistema de control y qué mejoras podrían implementarse?

      Las respuestas deberán fundamentarse en el análisis del código y en las evidencias obtenidas durante la ejecución.

      4. Requisitos del informe técnico

      El documento deberá elaborarse en Word y convertirse posteriormente a formato PDF.

      Deberá contener obligatoriamente:

      1. Portada institucional: Universidad, programa, asignatura, título de la actividad, nombres completos de los integrantes, docente y fecha.

      2. Segunda página: Enlace directo al vídeo explicativo publicado en YouTube.

      3. Introducción.

      4. Objetivo general y objetivos específicos.

      5. Descripción y funcionamiento del programa.

      6. Análisis técnico del código ensamblador.

      7. Evidencias de compilación y ejecución.

      8. Análisis de registros, banderas, memoria, pila, direccionamiento e interrupciones.

      9. Explicación de los escenarios de control de temperatura.

      10. Respuestas a las preguntas de análisis crítico.

      11. Conclusiones individuales de los integrantes.

      12. Referencias bibliográficas y documentación consultada.

      Las capturas de pantalla deberán ser legibles, estar organizadas y acompañarse de una explicación técnica. No se aceptarán imágenes sin análisis o descripciones que se limiten a repetir el código.

      5. Requisitos del vídeo explicativo

      Todos los integrantes del grupo deberán participar activamente en la elaboración y presentación del vídeo.

      El vídeo deberá incluir:

      • Presentación de los integrantes.

      • Explicación del propósito y funcionamiento general del programa.

      • Análisis de las instrucciones y estructura del código.

      • Demostración del proceso de compilación.

      • Ejecución paso a paso y seguimiento de registros.

      • Análisis de las banderas y saltos condicionales.

      • Explicación de la memoria, segmentación y direccionamiento.

      • Análisis de la pila y las interrupciones, diferenciando los conceptos de las operaciones efectivamente utilizadas en el programa.

      • Demostración del funcionamiento del termómetro y el calentador virtual.

      • Conclusiones técnicas.

      Duración sugerida: Entre 15 y 25 minutos.

      Condiciones obligatorias:

      • Todos los estudiantes deberán intervenir verbalmente y explicar una parte técnica del programa.

      • Las explicaciones deberán realizarse utilizando el código y las evidencias de ejecución en EMU8086.

      • El vídeo deberá contener audio claro y permitir visualizar correctamente el código, los registros y las ventanas de ejecución.

      • No se aceptarán participaciones limitadas a saludar, leer la introducción o presentar diapositivas sin explicación técnica.

      • El vídeo deberá publicarse en YouTube, con visibilidad pública o no listada, y permanecer disponible para su evaluación.

      El vídeo NO debe centrarse en explicar cómo instalar, configurar o utilizar los menús del EMU8086. La evaluación estará enfocada en la comprensión y demostración del funcionamiento interno del programa y su relación con la arquitectura del procesador.

      6. Criterios de evaluación

      La actividad será evaluada sobre 100 puntos, conforme a la siguiente rúbrica:

      Criterio Puntaje
      Análisis técnico del código y de las instrucciones ensamblador 20
      Compilación, depuración y ejecución demostrativa 15
      Análisis de registros, banderas, memoria y direccionamiento 20
      Análisis de pila, interrupciones y operaciones de entrada/salida 15
      Explicación de los escenarios del control de temperatura 10
      Calidad técnica del informe y evidencias 10
      Vídeo explicativo, dominio conceptual y participación de todos los integrantes 10
      Total 100

      Se valorará especialmente la capacidad de explicar y demostrar el comportamiento real del programa, interpretar los cambios internos del procesador y relacionar las instrucciones ensamblador con los componentes de hardware.

      7. Instrucciones de entrega en Moodle (AVAS)

      Cada grupo deberá realizar una única entrega, a través de uno de sus integrantes.

      Archivo que se debe entregar:

      Un documento PDF que contenga el informe técnico completo y el enlace al vídeo publicado en YouTube, ubicado obligatoriamente en la segunda página.

      Fecha límite: Domingo, 25 de octubre de 2026.
      Hora límite: 23:59 (11:59 p. m.).
      Tamaño máximo permitido: 1 GB.

      Nombre sugerido del archivo:

      Arquitectura_Hardware_Grupo01_Thermometer8086.pdf

      El nombre del archivo no debe contener tildes, espacios ni caracteres especiales que puedan impedir su carga o descarga.

      Antes de realizar la entrega, cada grupo deberá verificar que:

      • El documento esté correctamente convertido a PDF.

      • La portada contenga la información completa de los integrantes.

      • El enlace de YouTube se encuentre en la segunda página.

      • El enlace permita reproducir el vídeo sin solicitar permisos adicionales.

      • Todos los integrantes participen en el vídeo.

      • El informe contenga las evidencias y explicaciones técnicas solicitadas.

      • El archivo pueda abrirse correctamente.

      8. Consideraciones importantes

      • La actividad deberá desarrollarse exclusivamente con los grupos de trabajo previamente conformados.

      • Todos los integrantes serán responsables del contenido y de las evidencias presentadas.

      • No se aceptarán informes que se limiten a copiar el código sin explicar su funcionamiento.

      • Las explicaciones deberán demostrar comprensión técnica y no limitarse a leer definiciones o contenidos generados automáticamente.

      • Se verificará la correspondencia entre el informe presentado y la ejecución demostrada en el vídeo.

      • El uso de herramientas de inteligencia artificial como apoyo deberá acompañarse de análisis, comprobación y comprensión por parte de los estudiantes.

      • Se revisará la originalidad del trabajo y la posible duplicidad de contenido entre grupos.

      Los trabajos que no incluyan el informe en PDF, el enlace funcional del vídeo o las evidencias esenciales solicitadas se considerarán entregas incompletas y podrán no ser evaluados conforme a las condiciones de esta actividad.

      9. Material de apoyo

      En la plataforma AVAS se encuentran disponibles los siguientes recursos:

      1. thermometer.asm: Código fuente del programa que deberán analizar.

      2. emu8086 documentation 1.pdf: Material introductorio sobre lenguaje ensamblador y arquitectura del procesador.

      3. emu8086v408r.exe: Instalador del emulador EMU8086.

      Estos materiales constituyen la base para el desarrollo de la actividad.

      Recuerden: El propósito de esta actividad es comprender cómo el procesador interpreta y ejecuta instrucciones en lenguaje ensamblador, cómo utiliza sus registros y banderas, cómo administra la memoria y cómo interactúa con dispositivos externos.

      No basta con que el programa funcione: cada integrante deberá ser capaz de explicar técnicamente por qué funciona, cómo se ejecuta y qué sucede internamente en el procesador durante su ejecución.

      ¡Éxitos en el desarrollo de la actividad!

  • Unidad 2 Semana 9 - COMPONENTES INTERNOS DEL COMPUTADOR

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al término de la unidad, los alumnos, enumeran, describen y ensamblan los componentes internos del computador.

    TEMARIO 

    • Tipos de memorias en la PC
    • Función de las memorias
    • Clasificación de las memorias
    • Memoria RAM y ROM

    ACTIVIDADES PROPUESTAS

    • Los alumnos, a través de la observación de un mainboard, determinan las memorias que usa.
    • Los alumnos comparan los tipos de memorias RAM.
    • Unidad 2 Semana 9 File
    • Autoevaluacion Semana 9 Corte 2 File
    • Video Memorias ROM URL


    • Video Que es la Memoria RAM y para que sirve URL


    • Video Tipos de memoria RAM para computadoras URL

    • Vídeo: Memoria RAM (Simulacion en Proteus) URL
       
       Memoria RAM (Simulacion en Proteus)
    • Vídeo: Memorias RAM y ROM ejercicios Proteus URL

       

    • Subir Laboratorio Memorias ROM y RAM + Link de vídeo explicativo Assignment
      Opened: Monday, 12 October 2026, 12:00 AM
      Due: Sunday, 8 November 2026, 11:59 PM

      ACTIVIDAD: TALLER Y LABORATORIO – AUTOMATIZACIÓN DE MEMORIAS ROM Y RAM

      Universidad del Pacífico
      Programa: Ingeniería de Sistemas
      Asignatura: Arquitectura de Hardware
      Semestre: Sexto
      Jornadas: Diurna y nocturna
      Modalidad: Trabajo grupal – Grupos previamente conformados
      Herramienta obligatoria: Proteus
      Entregables: Informe técnico institucional + Archivo de simulación Proteus + Vídeo explicativo.

      1. Descripción de la actividad

      Como se explicó detalladamente durante las tres últimas clases de Arquitectura de Hardware, tanto en la jornada diurna como nocturna, cada grupo deberá desarrollar un Taller y Laboratorio de Automatización de Memorias ROM y RAM, mediante el diseño y simulación de un circuito electrónico en Proteus.

      El circuito deberá integrar obligatoriamente:

      • Dos (2) memorias ROM externas.

      • Dos (2) memorias RAM externas.

      • Un (1) bus de datos compartido.

      • Un (1) bus de direcciones compartido.

      • Un sistema de bus de control compartido, con las señales necesarias para seleccionar cada memoria y ejecutar las operaciones correspondientes.

      • Elementos de entrada y visualización que permitan ingresar, consultar y verificar la información almacenada.

      El objetivo es automatizar el almacenamiento y la recuperación de información, utilizando como datos de prueba los números de cédula de los integrantes del grupo.

      Los estudiantes podrán utilizar microcontroladores, como Arduino u otros compatibles con Proteus, para controlar y automatizar el funcionamiento de las cuatro memorias externas.

      Importante: Las memorias RAM y ROM deben ser componentes externos independientes dentro del circuito. No se aceptará reemplazarlas únicamente por la memoria interna de un microcontrolador.

      2. Requisitos obligatorios del circuito

      A. Integración de las cuatro memorias

      Diseñar un único circuito que permita acceder individualmente a las dos memorias ROM y las dos memorias RAM, utilizando los buses compartidos.

      El sistema deberá identificar y seleccionar correctamente cada memoria, evitando conflictos de comunicación en el bus de datos.

      B. Memorias ROM – Lectura de información

      Las dos memorias ROM deberán contener información previamente programada, correspondiente a los números de cédula de los integrantes del grupo.

      El circuito deberá permitir:

      • Seleccionar cualquiera de las dos memorias ROM.

      • Acceder a diferentes direcciones de memoria.

      • Leer los datos previamente almacenados.

      • Visualizar y comprobar que la información recuperada corresponde con los datos programados.

      Aclaración: Las memorias ROM se programan previamente. Durante la simulación se deberá demostrar su lectura, sin exigir escritura en tiempo de ejecución.

      C. Memorias RAM – Escritura y lectura

      Las dos memorias RAM deberán permitir almacenar temporalmente los números de cédula de los integrantes del grupo.

      El sistema deberá permitir:

      1. Seleccionar la memoria RAM que se desea utilizar.

      2. Ingresar el número de cédula mediante los elementos de entrada diseñados.

      3. Seleccionar o asignar las direcciones de memoria.

      4. Escribir y almacenar los datos.

      5. Acceder posteriormente a las mismas direcciones.

      6. Leer los datos almacenados y comprobar que corresponden con la información ingresada.

      Los números de cédula podrán almacenarse en varias posiciones de memoria, según la capacidad y organización de las memorias seleccionadas. El grupo deberá explicar la codificación utilizada.

      D. Bus de datos, direcciones y control

      El circuito deberá utilizar una arquitectura de buses compartidos para comunicar las cuatro memorias.

      Los estudiantes deberán explicar y demostrar:

      • Cómo se selecciona cada memoria ROM o RAM.

      • Cómo se determina la dirección de memoria.

      • Cómo se transfieren los datos por el bus compartido.

      • Cómo funcionan las señales de lectura y escritura.

      • Cómo se evita que dos memorias transmitan simultáneamente sobre el bus de datos.

      • Cómo se realiza la comunicación entre el sistema de control y las memorias externas.

      Se permite utilizar decodificadores, multiplexores, registros, buffers, microcontroladores y demás componentes necesarios.

      No se aceptarán cuatro circuitos independientes. Las cuatro memorias deberán funcionar integradas en una misma arquitectura.

      E. Automatización del proceso

      El sistema deberá automatizar las operaciones de selección, direccionamiento, escritura y lectura, según corresponda.

      El usuario deberá poder seleccionar o solicitar una operación, mientras que el circuito ejecuta automáticamente la secuencia necesaria para acceder a la memoria.

      Podrán utilizarse pulsadores, teclados matriciales, displays, pantallas LCD, indicadores LED u otros elementos para ingresar datos, seleccionar operaciones y visualizar los resultados.

      No será suficiente cambiar manualmente los valores de los buses desde Proteus para simular las operaciones. Debe existir un mecanismo de control y automatización implementado dentro del circuito.

      F. Verificación de los números de cédula

      El sistema deberá demostrar que los datos se almacenan y recuperan correctamente.

      Para ello, cada grupo deberá:

      • Mostrar la lectura de los números de cédula previamente programados en ROM.

      • Ingresar y almacenar números de cédula en RAM.

      • Cambiar de dirección o seleccionar otra memoria.

      • Regresar a las posiciones utilizadas y recuperar los datos.

      • Comparar y verificar que los números recuperados coinciden con los almacenados.

      Nota: Los estudiantes podrán utilizar números de cédula de prueba o ficticios, con la misma estructura de sus documentos, para evitar divulgar información personal en el vídeo público.

      3. Vídeo explicativo obligatorio

      Cada grupo deberá elaborar un vídeo demostrando el funcionamiento completo del circuito en Proteus.

      Todos los integrantes del grupo deben participar activamente en la explicación.

      El vídeo deberá mostrar:

      1. Presentación del proyecto y de sus integrantes.

      2. Explicación de los componentes utilizados.

      3. Identificación de las dos memorias ROM y las dos RAM.

      4. Explicación de los buses de datos, direcciones y control.

      5. Demostración de la selección de las cuatro memorias.

      6. Lectura de los números almacenados previamente en ROM.

      7. Ingreso y escritura de números de cédula en RAM.

      8. Lectura y recuperación de los datos almacenados en RAM.

      9. Funcionamiento de la automatización implementada.

      10. Explicación de las mejoras creativas e innovaciones desarrolladas.

      Muy importante: Las memorias RAM son volátiles y los datos escritos durante la simulación pueden perderse cuando esta se detiene o reinicia. Por lo tanto, el vídeo deberá demostrar, durante una misma ejecución de la simulación, el proceso completo de escritura, almacenamiento y posterior lectura de los datos.

      No será suficiente presentar capturas de pantalla o explicar únicamente cómo se utiliza Proteus.

      El vídeo debe mostrar el circuito en funcionamiento y evidenciar claramente que los cuatro dispositivos de memoria operan de manera integrada.

      4. Informe técnico – Formato institucional obligatorio

      El informe deberá elaborarse utilizando exclusivamente el documento adjunto:

      Formato presentacion documentos – IS Unipacifico 2026.docx

      Se debe conservar la estructura, presentación y organización del formato institucional del Programa de Ingeniería de Sistemas.

      El documento deberá incluir:

      • Título, identificación de los autores y resumen.

      • Índice de términos.

      • I. Introducción.

      • II. Objetivos.

      • III. Marco teórico o conceptual.

      • IV. Materiales y herramientas.

      • V. Metodología o desarrollo.

      • VI. Resultados y análisis.

      • VII. Dificultades encontradas (opcional).

      • VIII. Conclusiones.

      • Anexos.

      • Referencias bibliográficas en formato IEEE.

      En la metodología deberán explicar detalladamente la arquitectura del circuito, las conexiones, el funcionamiento de los buses, el direccionamiento, las señales de control, la automatización y las pruebas realizadas.

      En resultados deberán incluir evidencias claras de lectura de ROM, escritura y lectura de RAM y recuperación correcta de los números almacenados.

      Se deberá incorporar el enlace del vídeo explicativo en los anexos del informe, debidamente identificado.

      El informe se entregará únicamente en formato PDF. No se aceptarán informes elaborados en formatos diferentes al institucional suministrado.

      5. Creatividad e innovación – 50%

      La creatividad constituye el 50% de la calificación total de la actividad.

      Se valorará especialmente:

      • Automatización de los procesos.

      • Integración eficiente de las cuatro memorias.

      • Diseño de interfaces para ingreso y visualización de datos.

      • Selección automática de memorias y direcciones.

      • Mecanismos de verificación de los números almacenados.

      • Mejoras funcionales que amplíen lo explicado en clase.

      • Originalidad y calidad técnica de la solución.

      La creatividad deberá evidenciarse en el funcionamiento real del circuito y no solamente en su presentación gráfica.

      6. Criterios de evaluación

      Criterio Porcentaje
      Creatividad, innovación y automatización del circuito 50%
      Funcionamiento de las dos ROM y las dos RAM: lectura, escritura y verificación 20%
      Integración y manejo correcto de los buses compartidos 15%
      Informe técnico en el formato institucional 10%
      Vídeo explicativo y participación de todos los integrantes 5%
      TOTAL 100%

      Se evaluará el funcionamiento real del sistema, la calidad de la integración de los componentes y la capacidad de demostrar y explicar técnicamente las operaciones exigidas.

      7. Instrucciones de entrega en Moodle – AVAS

      Subir a esta carpeta los archivos correspondientes al Taller y Laboratorio – Automatización de Memorias ROM y RAM.

      La entrega deberá contener obligatoriamente:

      1. Informe técnico en PDF

      Elaborado en el formato institucional adjunto, incluyendo el enlace del vídeo explicativo.

      2. Archivo original de simulación en Proteus

      Se debe adjuntar el proyecto completo, con los archivos necesarios para abrirlo y ejecutarlo correctamente. Si se utilizan microcontroladores, incluir también el código fuente y los archivos compilados requeridos para la simulación.

      3. Vídeo explicativo en YouTube

      El vídeo deberá subirse a YouTube y su enlace deberá incluirse en el informe. Se recomienda configurarlo como No listado, verificando que el docente pueda visualizarlo sin solicitar permisos.

      Todos los archivos deberán organizarse en una carpeta comprimida denominada:

      Taller_Laboratorio_ROM_RAM_GrupoXX.zip

      Fecha de entrega: domingo 8 de noviembre de 2026.
      Hora límite: 23:59 horas (11:59 p. m.).
      Tamaño máximo del archivo: 1 GB.

      Condiciones de entrega

      • El trabajo se realizará en los grupos previamente conformados.

      • Se deben entregar los archivos de simulación funcionales y completos.

      • Todos los integrantes deben participar en el vídeo explicativo.

      • El informe deberá utilizar obligatoriamente el formato institucional suministrado.

      • El vídeo debe demostrar la ejecución completa de las operaciones exigidas.

      • Los archivos deben poder abrirse, ejecutarse y verificarse.

      • Los nombres de los archivos no deben contener tildes ni caracteres especiales.

      • La entrega debe realizarse dentro del plazo establecido en Moodle – AVAS.

      Los trabajos que no cumplan los requisitos esenciales de funcionamiento, documentación y evidencias serán evaluados de acuerdo con los criterios establecidos, aplicando las deducciones correspondientes.

      8. Observación final del docente

      Se recuerda a todos los estudiantes de las jornadas diurna y nocturna que durante las tres últimas clases se explicó detalladamente el propósito, funcionamiento esperado y alcance de este taller y laboratorio.

      La actividad consiste en diseñar un único circuito en Proteus que integre dos memorias ROM y dos memorias RAM externas, utilizando buses compartidos de datos, direcciones y control, y que permita automatizar la lectura y escritura de información según el tipo de memoria.

      El propósito es que cada grupo demuestre que comprende cómo se almacena, direcciona, transmite y recupera la información dentro de un sistema de memoria.

      No se trata simplemente de conectar cuatro memorias, sino de lograr que las cuatro funcionen correctamente dentro de un sistema integrado, automatizado y verificable.

      Se espera que cada grupo aplique los conocimientos adquiridos, analice las soluciones presentadas en clase y desarrolle una propuesta funcional con creatividad, criterio técnico y capacidad de sustentación.

    • Segunda entrega - Avance Proyecto Final Assignment
      Opened: Thursday, 15 October 2026, 12:00 AM
      Due: Thursday, 12 November 2026, 11:59 PM

      Segunda entrega – Avance del Proyecto Final

      Implementación de subsistemas, comunicación y validación física – Corte 2

      En esta segunda entrega, cada grupo deberá presentar el avance funcional del Proyecto Final de la asignatura Arquitectura de Hardware, dando continuidad al diseño y a la simulación desarrollados durante el primer corte.

      El propósito de esta fase es demostrar que el proyecto ya cuenta con una implementación física parcial, funcional y validada, integrando principalmente el Arduino UNO, sensores, actuadores, mecanismos de control, alimentación y comunicación entre subsistemas.

      En esta etapa se espera que el sistema pueda ejecutar físicamente las acciones previstas para el proyecto, aun cuando la decisión final todavía pueda provenir de comandos de prueba o de una lógica temporal de validación. La integración completa de la cámara, la Inteligencia Artificial, FreeRTOS y la inferencia local sobre el ESP32-S3 CAM se consolidará en la entrega final del tercer corte.

      1. Informe técnico del avance

      El grupo deberá actualizar el informe técnico utilizando el Formato de Presentación de Documentos del Programa de Ingeniería de Sistemas – Universidad del Pacífico, suministrado en Moodle.

      El informe deberá entregarse en formato PDF e incluir, como mínimo:

      • Título del proyecto.
      • Nombres completos, códigos y correos institucionales de los integrantes.
      • Resumen actualizado del avance.
      • Introducción.
      • Problema y justificación.
      • Objetivo general y objetivos específicos.
      • Marco teórico o conceptual relacionado con los componentes implementados.
      • Arquitectura actualizada del sistema.
      • Descripción de las modificaciones realizadas respecto al Corte 1.
      • Identificación de sensores implementados.
      • Identificación de actuadores implementados.
      • Descripción del subsistema desarrollado con Arduino UNO.
      • Descripción del sistema de control mediante GPIO, PWM, ADC, temporizadores o interrupciones, según corresponda.
      • Diseño y justificación de la alimentación eléctrica.
      • Descripción del protocolo de comunicación previsto o implementado entre ESP32-S3 CAM y Arduino UNO.
      • Pruebas funcionales realizadas.
      • Resultados y análisis técnico.
      • Avance del dataset o conjunto de imágenes que será utilizado posteriormente para la IA.
      • Dificultades encontradas y soluciones implementadas.
      • Conclusiones.
      • Referencias bibliográficas en formato IEEE.

      Las figuras, diagramas, tablas, esquemas eléctricos y capturas deberán estar correctamente numerados, identificados y explicados. El formato institucional exige que los resultados no se limiten únicamente a mostrar imágenes, sino que incluyan interpretación y análisis técnico. Formato presentacion documentos…

      2. Implementación física obligatoria

      En esta segunda entrega, el grupo deberá demostrar físicamente el funcionamiento de los subsistemas principales del proyecto.

      Como mínimo, deberá existir:

      • Arduino UNO funcional.
      • Un sensor o entrada física real.
      • Un actuador físico real.
      • Control mediante GPIO, PWM, ADC o interrupciones, según el proyecto.
      • Alimentación adecuada.
      • Driver de potencia cuando corresponda.
      • Comunicación serial o mecanismo equivalente.
      • Respuesta del sistema ante distintos comandos o condiciones.

      Ejemplos:

      • Un vehículo deberá mover motores y responder a órdenes de avance, giro y parada.
      • Un clasificador deberá accionar servos o compuertas.
      • Un sistema de acceso deberá mover una barrera.
      • Un contador deberá detectar eventos y evitar duplicidad.
      • Un sistema de selección deberá ejecutar correctamente las secuencias físicas previstas.

      3. Comunicación entre ESP32-S3 CAM y Arduino UNO

      El grupo deberá definir y, preferiblemente, implementar la comunicación entre ambos controladores.

      Se recomienda utilizar:

      UART

      u otro protocolo técnicamente justificado.

      El protocolo deberá incluir:

      • comando;
      • identificación de acción;
      • confirmación o respuesta;
      • manejo de comando inválido;
      • comportamiento ante pérdida de comunicación.

      Ejemplo:

      ACTION:LEFT

      ACTION:RIGHT

      ACTION:STOP

      ACTION:SAFE

      Arduino UNO podrá responder:

      ACK:LEFT

      ACK:STOP

      En esta etapa, si el ESP32-S3 CAM aún no genera automáticamente la decisión, los comandos podrán ser enviados manualmente desde un terminal o desde un programa de prueba.

      Lo importante es comprobar que:

      el sistema físico ejecuta correctamente la acción asociada al comando recibido.

      4. Simulación en Proteus

      El grupo deberá actualizar, complementar o corregir la simulación realizada en el primer corte utilizando el software Proteus, disponible para descarga en la plataforma AVAS.

      La simulación deberá reflejar, en la medida en que Proteus lo permita:

      • sensores;
      • entradas digitales o analógicas;
      • actuadores;
      • Arduino UNO;
      • lógica de control;
      • señales PWM;
      • comunicación;
      • estados del sistema.

      La simulación deberá coincidir con la arquitectura física presentada.

      5. Diseño eléctrico y alimentación

      El grupo deberá documentar:

      • fuente o fuentes utilizadas;
      • niveles de voltaje;
      • GND común cuando corresponda;
      • driver de motores o actuadores;
      • resistencias;
      • protecciones;
      • consumo aproximado;
      • adaptación de niveles lógicos si se utiliza comunicación entre 3,3 V y 5 V.

      No se permitirá alimentar motores, servos de potencia o cargas similares directamente desde un GPIO.

      6. Validación de sensores y actuadores

      Cada grupo deberá realizar y documentar pruebas como mínimo sobre:

      1. Lectura del sensor.
      2. Respuesta del actuador.
      3. Ejecución de distintos comandos.
      4. Comando inválido.
      5. Pérdida de comunicación.
      6. Estado seguro.
      7. Integración de entrada + procesamiento + salida.

      Se recomienda presentar una tabla como:

      Prueba Entrada/Comando Acción esperada Resultado obtenido Estado
      1        
      2        
      3        

      7. Avance del dataset y componente de IA

      Aunque la IA completa se integrará en el tercer corte, en esta entrega cada grupo deberá demostrar avance real en la preparación del componente visual.

      Deberán presentar:

      • clases definitivas;
      • imágenes preliminares;
      • criterios de etiquetado;
      • condiciones de captura;
      • variaciones de iluminación;
      • distancia;
      • orientación;
      • fondo;
      • estrategia de entrenamiento.

      El banco de proyectos establece que el producto final deberá incorporar un modelo entrenado o adaptado, con inferencia local en la tarjeta, dejando RGB/HSV como referencia inicial y YOLO como opción avanzada cuando sea compatible. Banco 10 Proyectos Arquitectura…

      8. Entregables

      Dentro de una única carpeta deberán incluirse:

      1. Informe técnico en PDF.
      2. Archivos completos de simulación en Proteus.
      3. Código fuente de Arduino UNO.
      4. Código o programa utilizado para enviar comandos de prueba.
      5. Diagrama de arquitectura actualizado.
      6. Esquemático eléctrico.
      7. Tabla de pruebas.
      8. Evidencias fotográficas del montaje físico.
      9. Evidencias del funcionamiento.
      10. Avance del dataset.

      9. Organización de la carpeta

      La carpeta deberá denominarse:

      Entrega_Avance_Proyecto_Final_2

      Estructura sugerida:

      Entrega_Avance_Proyecto_Final_2
      │
      ├── Informe_Proyecto_Corte2.pdf
      │
      ├── Simulacion_Proteus
      │ └── Archivos completos
      │
      ├── Codigo_Arduino
      │ └── Archivos fuente
      │
      ├── Evidencias
      │ └── Fotografias_pruebas
      │
      └── Dataset_Avance

      Posteriormente, la carpeta deberá comprimirse en uno de los siguientes formatos:

      .ZIP,

      El archivo comprimido no deberá superar los 1GB.

      10. Nombre del archivo

      Se recomienda utilizar:

      Avance_Proyecto_Final_2_GrupoXX.zip

      Ejemplo:

      Avance_Proyecto_Final_2_Grupo03.zip

      El nombre del archivo no debe contener tildes, ñ, caracteres especiales ni símbolos adicionales.

      11. Entrega por grupo

      La actividad se desarrollará en los mismos grupos conformados para el Proyecto Final.

      Se realizará:

      una sola entrega por grupo.

      Todos los integrantes deberán conocer:

      • arquitectura;
      • circuito;
      • sensores;
      • actuadores;
      • protocolo;
      • código;
      • pruebas;
      • decisiones técnicas.

      12. Aspectos a evaluar

      En esta segunda entrega se valorará especialmente:

      • Evolución respecto al primer corte.
      • Corrección de observaciones anteriores.
      • Funcionamiento del Arduino UNO.
      • Integración de sensores.
      • Control de actuadores.
      • Uso adecuado de PWM, ADC, GPIO o interrupciones.
      • Comunicación y protocolo.
      • Diseño eléctrico.
      • Alimentación segura.
      • Calidad de las pruebas.
      • Manejo de errores.
      • Avance real del dataset.
      • Calidad del informe.

      13. Alcance de esta entrega

      En este punto del semestre, el proyecto deberá poder demostrar:

      ENTRADA / SENSOR → ARDUINO UNO → CONTROL → ACTUADOR

      y, adicionalmente:

      COMANDO EXTERNO / ESP32-S3 → COMUNICACIÓN → ARDUINO UNO → ACCIÓN

      Todavía no se exige como requisito principal que la decisión sea generada completamente por la IA.

      Esa sustitución se realizará en el tercer corte:

      CÁMARA → IA → DECISIÓN → COMUNICACIÓN → ARDUINO → ACTUACIÓN

      Fecha y hora límite de entrega

      La fecha y hora serán las indicadas en Moodle para la actividad.

      Jueves 12 de noviembre de 2026

      Hora: 23:59 Hrs (11:59 p.m.)

      Verifique cuidadosamente el cierre antes de realizar la entrega.

      Las entregas posteriores a la fecha y hora establecidas estarán sujetas a las condiciones académicas definidas por el docente.

      Recordatorio final

      Antes de cargar el archivo deberán verificar que:

      • el informe está en PDF;
      • la simulación abre correctamente;
      • el código compila;
      • el montaje físico funciona;
      • los sensores responden;
      • los actuadores responden;
      • los comandos se interpretan correctamente;
      • el estado seguro está definido;
      • todos los archivos están incluidos;
      • la carpeta está comprimida;
      • el archivo no supera 20 MB;
      • el nombre no contiene caracteres especiales.

      La Segunda Entrega corresponde al prototipo funcional intermedio del Proyecto Final. El objetivo es que al terminar el Corte 2 la parte electrónica, de control y actuación se encuentre estable, de manera que el Corte 3 pueda concentrarse en la integración del ESP32-S3 CAM, FreeRTOS, cámara e Inteligencia Artificial.

  • Unidad 3 Semana 10 - COMPONENTES INTERNOS DEL COMPUTADOR

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al término de la unidad, los alumnos, enumeran, describen y ensamblan los componentes internos del computador.

    TEMARIO                                                                                             

    • El Case o Gabinete.
    • La fuente de alimentación.
    • El Mainboard.
    • Plug-and-play.
    • Recursos asignados a los dispositivos.

    ACTIVIDADES PROPUESTAS

    • Los alumnos identifican las partes de una mainboard utilizando piezas de muestra y manuales de usuario.
    • Los alumnos determinan los recursos asignados a los dispositivos, mediante programas de diagnóstico y el propio sistema operativo. 

  • Unidad 3 Semana 11 - COMPONENTES INTERNOS DEL COMPUTADOR

    Current week

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al término de la unidad, los alumnos, enumeran, describen y ensamblan los componentes internos del computador.

    TEMARIO 

    • Puertos
    • Arquitectura de bus
    • Tipos de arquitecturas de buses
    • PCI Express

    ACTIVIDADES PROPUESTAS

    • Los  alumnos  reconocen  los  distintos  tipos  de  buses  a  través  de  tarjetas controladoras.
    • Los alumnos establecen diferencian entre los distintos tipos de puertos y arquitecturas de bus. 

  • Unidad 3 Semana 12 - DISPOSITIVOS DE ALMACENAMIENTO

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al  término  de  la  unidad,  los  alumnos,  enumeran,  describen,  preparan  e instalan a los dispositivos de almacenamiento del computador.

    TEMARIO 

    • Discos duros
    • Partes de la unidad de almacenamiento del disco
    • Estructura física del disco duro
    • Estructura lógica del disco duro
    • La Unidad de Estado Sólido (SSD)

    ACTIVIDADES PROPUESTAS

    • Los alumnos reconocen las partes internas del disco a través de la exposición de partes. 
    • Los  alumnos  calculan  la  capacidad  de  almacenamiento  en  base  a  sus parámetros.

  • Unidad 3 Semana 13 - DISPOSITIVOS DE ALMACENAMIENTO

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al  término  de  la  unidad,  los  alumnos,  enumeran,  describen,  preparan  e instalan a los dispositivos de almacenamiento del computador.

    TEMARIO 

    • Estructura lógica del disco duro
    • Tipos de Particiones
    • Programas para particionar
    • Formato de un Disco Duro

    ACTIVIDADES PROPUESTAS

    • Los alumnos diferencias los tipos de particiones de un disco duro.
    • Los alumnos realizan los procesos de particionamiento y formateo de un disco duro. 

  • Unidad 3 Semana 14

    LOGRO DE LA UNIDAD DE APRENDIZAJE 

    • Al término de la unidad, los alumnos, enumeran describen, preparan e instalan a los dispositivos de almacenamiento del computador.

    TEMARIO 

    • La interfaz IDE
    • La interfaz Serial ATA
    • La Interfaz SCSI
    • La interfaz SAS
    • Preparación de los discos duros
    • Unidades de Respaldo en Cinta Magnética

    ACTIVIDADES PROPUESTAS

    • Los alumnos establecen las diferencias entre las distintas interfaces de disco duros.
    • Los alumnos determinan cómo se debe preparar los discos y en que se puede hacer copias de respaldo.

  • Proyecto Final